VHDL - clockbuffere

Hej, jeg er vi gang med at lave et system i VHDL til en projektopgaver, hvor vi programmerer spartan2 kort fra xilinx. Vi bruger webpack 5.02i som tool.
Jeg er imidlertid kommet i tvivl om nogle clockbuffere, og hvordan de virker.
ibuf og bufg hedder de. Vi bruger dem i forbindelse med et ALE signal, hvor vi skal skrive til en ram klods.
Hvis nogle ved noget om de her ibuf og bufg, så ville jeg være meget taknemmelig for en forklaring på hvordan disse virker :)