Computerworld News Service: En eksperimentel chip fra Intel viser, at det er muligt at bygge processorer med 1.000 kerner, hævder en forsker fra Intel.
Arkitekturen fra Intels 48-kernede Single Chip Cloud Computer-processor er "arbitrært skalerbar," siger Intel-forsker Timothy Mattson under et foredrag ved konferencen Supercomputer 2010 i New Orleans.
"Denne arkitektur kan i princippet skaleres op til 1.000 kerner," hævder han. "Jeg kan simpelthen blive ved at tilføje flere og flere kerner."
Først efter 1.000 kerner eller deromkring vil diameteren af det netværk på chippen, der forbinder de mange kerner, blive så stort, at det vil påvirke ydelsen negativt, forklarer Mattson.
Intel er fast overbevist om, at den fremtidige udvikling af mikroprocessoren vil være afhængig af muligheden for at pakke flere kerner ned på hver chip. Men i takt med at der tilføjes flere kerner, er chipdesignerne nødt til at takle problemet med skalerbarhed.
De første chiparkitekturer med adskillige kerner var afhængige af et sæt af protokoller, der sørgede for, at hver kerne havde den samme adgang til systemets hukommelse. Denne teknik kaldes for cache coherency.
I takt med at der tilføjes flere kerner til chippene, bliver denne tilgang problematisk, fordi "protokollens overhead per kerne vokser med antallet af kerner, hvilket fører til en 'coherency-mur', hvorefter flere kerner kun vil trække fra ydelsen," bemærkes det i den artikel, der ledsagede Mattsons foredrag.
Mattson har tidligere argumenteret for (PDF), at en bedre tilgang ville være at overflødiggøre cache coherency og i stedet lade kernerne kommunikere direkte med hinanden.
Intels designteams nyeste arbejde på dette problem har fokuseret på udviklingen af teknikker til en sådan form for kommunikation på en chip, der kan skaleres op, i takt med at der tilføjes flere kerner.
Chippen er blevet designet af Intels TeraScale Research Program i løbet af de sidste adskillige år og den er eksperimentel og ikke en del af Intels produkt-roadmap, påpeger Mattson. Der er blevet distribueret et begrænset antal til forskere og udviklere, som kan bygge udviklingsværktøjer til designet.
Chippens ydelse er ikke interessant
Chippen, der først blev fabrikeret under 45-nanometerprocessen af Intel for omkring et år siden, udgøres faktisk af et array af fliser med seks på den ene led og fire på den anden, hvor hver flise indeholder to kerner. Den består af mere end 1,3 milliarder transistorer og forbruger mellem 25 og 125 watt.
For nemhedens skyld brugte teamet et processordesign fra en Pentium fra 1994 til selve kernerne.
"Chippens ydelse er ikke interessant," påpeger Mattson. Den bruger et standard x86-instruktionssæt.
Det nye ved denne processor ligger i dens flise-arkitektur og infrastrukturen til netværk og adressering. Hver kerne har en "mesh-grænsefladekomponent," der pakker dataene og forbinder til en indbygget router. Hver flise har også en "buffer til videregivelse af kommunikation" med 16 kilobyte RAM.
Teamet har forsøgt med forskellige tilgange til at strømligne processorens evne til at videregive kommunikation blandt de mange kerner.
Ved at installere TCP/IP-protokollen på data link-laget var de i stand til at køre et separat Linux-baseret styresystem på hver kerne. Mattson bemærker, at selvom det ville være muligt at køre en Linux-klynge med 48 nodes på chippen, så "ville det være kedeligt."
"For at gøre dette interessant var jeg nødt til at spørge, hvordan programmeringsmodellerne ville passe sammen med de unikke egenskaber ved denne chip," siger han.
Teamet har også udviklet et lille API-bibliotek til videregivelse af kommunikation mellem kernerne ved navn RCCE, som Mattson udtaler som "Rocky."
"Vores foreløbige arbejde har demonstreret, at SCC-processoren og dens indbyggede API til videregivelse af kommunikation udgør en effektiv platform til udvikling af software," konkluderer Mattsons artikel. "De forventede vanskeligheder på grund af manglende asynkron videregivelse af kommunikation er indtil videre ikke dukket op."
Ud over at tale om chippens egenskaber til kommunikation mellem kernerne gik Mattson også i dybden med SCC-chippens strømbesparende egenskaber. Hastigheden for hver flise kan nemlig varieres. Det er muligt for programmører at bygge programmer, der kan justere frekvensen og endda spændingen for de kerner, de kører på. Denne egenskab vil dog skabe nye udfordringer for programmørerne, advarer han.
"Det er meget sværere, end man måske ville tro, at kigge på sit program og afgøre, hvor høj en spænding det egentligt har brug for," fremhæver han.
Oversat af Thomas Bøndergaard
